AI Summary & Key Takeaways
AI InsightThe processor and accompanying toolchain (including the Von Neumann simulator, test cases, and FPGA lab exercises) provide a reproducible and scalable framework for institutions seeking to integrate practical CPU design exercises into digital systems curricula.
📌 3 Key Takeaways
Abstract
This study presents the design and educational deployment of FB-CPU, a minimal, fully synthesizable processor architecture developed for undergraduate digital design and computer architecture education. FB-CPU is a compact Von Neumann–style processor featuring a 10-bit instruction format, a simple 9-instruction ISA, and a four-register datapath consisting of PC, IR, ACC, and a finite-state control register, as derived from the provided teaching specification. The processor supports memory-mapped execution on a small Block RAM and operates through a clearly defined multi-cycle state machine, enabling students to observe the fetch–decode–execute cycle at an RTL granularity. The architecture was intentionally designed to minimize structural complexity while maximizing conceptual transparency, thereby enabling learners to implement the ALU, datapath, and control logic directly in Verilog. Students additionally verify their designs using a simulation environment and FPGA deployment workflow, following the project specifications documented in the course materials. The pedagogical contribution of this work lies in offering a processor that is simple enough to be built from scratch within an introductory course, yet rich enough to illustrate fundamental concepts such as instruction encoding, state-based microarchitectures, memory interfacing, and sequential logic design. Classroom deployments demonstrate that FB-CPU effectively improves student understanding of RTL modeling, control-unit design, and machine-level programming by grounding theoretical concepts in hands-on implementation. The processor and accompanying toolchain (including the Von Neumann simulator, test cases, and FPGA lab exercises) provide a reproducible and scalable framework for institutions seeking to integrate practical CPU design exercises into digital systems curricula.
Özet
Bu çalışma, lisans düzeyindeki dijital tasarım ve bilgisayar mimarisi eğitimi için geliştirilen minimal, tamamen sentezlenebilir bir işlemci mimarisi olan FB-CPU'nun tasarımını ve eğitimsel dağıtımını sunmaktadır. FB-CPU, 10 bitlik bir talimat formatına, basit bir 9 talimatlı ISA'ya ve sağlanan öğretim spesifikasyonundan türetilen PC, IR, ACC ve sonlu durumlu bir kontrol kaydından oluşan dört kayıtlı bir veri yoluna sahip kompakt bir Von Neumann tarzı işlemcidir. İşlemci, küçük bir Blok RAM üzerinde bellek eşlemeli yürütmeyi destekler ve açıkça tanımlanmış çok çevrimli bir durum makinesi aracılığıyla çalışır ve öğrencilerin getirme-kod çözme-yürütme döngüsünü RTL granülaritesinde gözlemlemelerini sağlar. Mimari, kavramsal şeffaflığı en üst düzeye çıkarırken yapısal karmaşıklığı en aza indirecek şekilde kasıtlı olarak tasarlanmıştır ve böylece öğrencilerin ALU, veri yolu ve kontrol mantığını doğrudan Verilog'da uygulamalarını sağlar. Öğrenciler ayrıca, ders materyallerinde belgelenen proje spesifikasyonlarını izleyerek tasarımlarını bir simülasyon ortamı ve FPGA dağıtım iş akışı kullanarak doğrularlar. Bu çalışmanın pedagojik katkısı, giriş seviyesindeki bir ders kapsamında sıfırdan inşa edilebilecek kadar basit, ancak talimat kodlama, durum tabanlı mikro mimariler, bellek arayüzü ve sıralı mantık tasarımı gibi temel kavramları açıklayacak kadar zengin bir işlemci sunmasıdır. Sınıf içi uygulamalar, FB-CPU'nun teorik kavramları uygulamalı uygulamaya dayandırarak öğrencilerin RTL modelleme, kontrol ünitesi tasarımı ve makine düzeyinde programlama anlayışını etkili bir şekilde geliştirdiğini göstermektedir. İşlemci ve beraberindeki araç zinciri (Von Neumann simülatörü, test senaryoları ve FPGA laboratuvar alıştırmaları dahil), pratik CPU tasarım alıştırmalarını dijital sistem müfredatlarına entegre etmek isteyen kurumlar için yeniden üretilebilir ve ölçeklenebilir bir çerçeve sunmaktadır.