KaydedilenlerDerginizi ekleyin

Dergiler / Dicle Üniversitesi Fen Bilimleri Enstitüsü Dergisi / 2021 / Cilt: 10 - Sayı: 2

2D Konvolüsyonun İşleminin Düşük Maliyetli IP Çekirdek Olarak FPGA Tabanlı Gerçeklenmesi

FPGA Based Implementation of 2D Convolution Processing as a Low-Cost IP Core

Mehmet Ali ÇAVUŞLU
Sayfa
235–245
Yayın Tarihi
2021-12-30
DOI
—
🏛️Bu makalenin bibliyografik verileri ve tam metin bağlantısı DergiPark üzerinden sağlanmıştır.
DergiPark Kaydı ↗
✨

Yapay Zeka Hızlı Bakış & Çıkarımlar

AI Insight
⚡ TL;DR(1 Cümlede Hızlı Çıkarım)

Sentez sonuçları çalışma kapsamında geliştirilen iki boyutlu konvolüsyon IP çekirdeğinin düşük donanım maliyeti ile FPGA tabanlı gerçeklendiğini göstermiştir.

📌 3 Maddede Bu Makale

🎯
Amaç & Hipotez:Bu çalışma kapsamında görüntü işleme uygulamalarında sıklıkla tercih edilen iki boyutlu konvolüsyon işleminin düşük maliyetli IP çekirdek olarak FPGA tabanlı gerçeklenmesi anlatılmıştır.
📊
Temel Bulgular & Veri:IP çekirdeğine ait sentez sonuçları Xilinx firmasının Artix 7 100T FPGA’sı referans alınarak verilmiştir.
💡
Sonuç & Katkı:Sentez sonuçları çalışma kapsamında geliştirilen iki boyutlu konvolüsyon IP çekirdeğinin düşük donanım maliyeti ile FPGA tabanlı gerçeklendiğini göstermiştir.
🔬Tür:Araştırma Makalesi
📍Kapsam:Genişletilmiş Akademik Örneklem
⚙️Değişkenler:FPGA · Görüntü İşleme · 2D Konvolüsyon

Özet

Bu çalışma kapsamında görüntü işleme uygulamalarında sıklıkla tercih edilen iki boyutlu konvolüsyon işleminin düşük maliyetli IP çekirdek olarak FPGA tabanlı gerçeklenmesi anlatılmıştır. Çalışma kapsamında geliştirilen IP çekirdek ile görüntü üzerinde yatay/dikey Sobel, yatay/dikey Prewitt, kaydır çıkart, alçak geçiren filtre, yüksek geçiren filtre ve Gauss filtre işlemleri kullanıcı tarafından ayarlanan parametre ile kolaylık gerçeklenebilmektedir. IP çekirdek platform bağımsız olarak tasarlanmıştır ve tüm FPGA üreticileri tarafından geliştirilen yazılımlarda sentezlenebilmektedir. IP çekirdeğine ait sentez sonuçları Xilinx firmasının Artix 7 100T FPGA’sı referans alınarak verilmiştir. Sentez sonuçları çalışma kapsamında geliştirilen iki boyutlu konvolüsyon IP çekirdeğinin düşük donanım maliyeti ile FPGA tabanlı gerçeklendiğini göstermiştir.

Abstract

In this study, FPGA-based implementation of two-dimensional convolution process, which is frequently preferred in image processing applications, as a low-cost IP core is explained. With the IP core developed within the scope of the study, horizontal/vertical Sobel, horizontal/vertical Prewitt, slide-out, low pass filter, high pass filter, and Gaussian filter operations on the image can be realized easily with the parameter set by the user. The IP core platform is designed independently and can be synthesized in software developed by all FPGA manufacturers. Synthesis results of the IP core are given by taking Artix 7 100T FPGA of Xilinx as a reference. The results of the synthesis showed that the two-dimensional convolution IP core developed within the scope of the study was realized FPGA-based with low hardware cost.

🔖

Bu Makaleye Atıf Yap

ÇAVUŞLU, M. A. (2021). 2D Konvolüsyonun İşleminin Düşük Maliyetli IP Çekirdek Olarak FPGA Tabanlı Gerçeklenmesi. Dicle Üniversitesi Fen Bilimleri Enstitüsü Dergisi, Cilt: 10 - Sayı: 2, 235–245. https://ajindex.com/articles/386877

📄 Tam Metin PDF Okuyucu

📄

PDF görüntüleyici hazırlanıyor...

Kaynakça (9)

  1. N. Bellas, S. M. Chai, M. Dwyer and D. Linzmeier, “FPGA implementation of a license plate recognition SoC using automatically generated streaming accelerators”, 20th International Parallel and Distributed Processing Symposium, 2006
  2. F. Smach, M. Atri, J. Mitéran and M. Abid, “Design of a Neural Networks Classifier for Face Detection”, Journal of Computer Science, vol. 2, no. 3, pp. 257-260, 2006. F. Wang and H. Qin, “A FPGA based driver drowsiness detecting system”, IEEE International Conference Vehicular Electronics and Safety, 2005. K. Appiah and A. Hunter, “A single-chip FPGA implementation of real-time adaptive background model”, IEEE International Conference Field-Programmable Technology Proceedings 2005.
  3. P. Y., Hsiao, L.T. Li, C. H. Chen, S. W. Chen and S.J. Chen, “An FPGA architecture design of parameter-adaptive real-time image processing system for edge detection”, Emerging Information Technology Conference 2005. K. Ratnayake and A. Amer, “An FPGA-Based Implementation of Spatio-Temporal Object Segmentation”, IEEE International Conference Image Processing, 2006.
  4. G. Wall, F. Iqbal, X. Liu and S. Foo, “A Fast FPGA Implementation of a Unique Multi-level Tree-based Image Classifier”, Florida A&M University - Florida State University. P. Y. Hsiao, L. T. Li, C. H. Chen, S. W. Chen and S. J. Chen, “An FPGA architecture design of parameter-adaptive real-time image processing system for edge detection”, Emerging Information Technology Conference. Y. H. Tan, Y. Xin and X. J. Zhai, “A FPGA-Based Method for License Plate Localization”, International Conference on Electrical, Automation and Mechanical Engineering, 2015.
  5. M. A. Çavuşlu, K. Karakaya, and H. Altun, “ÇKA Tipi Yapay Sinir Ağı Kullanılarak Plaka Yeri Tespitinin FPGA’da Donanımsal Gerçeklenmesi”, Akilli Sistemlerde Yenilikler ve Uygulamalar Sempozyumu, 2008.
  6. S. Chhabra, H. Jain, and S. Saini, “FPGA based hardware implementation of automatic vehicle license plate detection system”. International Conference Computing, Communications and Informatics (ICACCI), 2016
  7. M. I. AlAli, K. M. Mhaidat, and I. A. Aljarrah, “Implementing image processing algorithms in FPGA hardware”, IEEE Applied Electrical Engineering and Computing Technologies (AEECT), 2013.
  8. R. K. Mondol, M. I. Khan, A. M. Hye, and A. Hassan, “Hardware architecture design of face recognition system based on FPGA”. IEEE International Conference on Innovations in Information, Embedded and Communication Systems (ICIIECS), 2015.
  9. R. Lu, X. Liu, X. Wang, J