Dergiler / Politeknik Dergisi / 2010 / Cilt: 13 - Sayı: 2

Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi

Hardware Implementation of Artificial Neural Network Training Using Particle Swarm Optimization on FPGA

Sayfa
83–92
DOI
—
🏛️Bu makalenin bibliyografik verileri ve tam metin bağlantısı DergiPark üzerinden sağlanmıştır.
DergiPark Kaydı ↗
✨

Yapay Zeka Hızlı Bakış & Çıkarımlar

AI Insight
⚡ TL;DR(1 Cümlede Hızlı Çıkarım)

Elde edilen sonuçlar önerilen yaklaşımın YSA eğitimini başarı ile gerçeklediğini göstermiştir.

📌 3 Maddede Bu Makale

🎯
Amaç & Hipotez:Bu çalışmada YSAnın doğasına uygun olarak paralel işlemlerle, FPGA üzerinde, YSA eğitimi için yeni bir yaklaşım sunulmuştur.
📊
Temel Bulgular & Veri:FPGA’de ilgili tüm parametre değerleri ve işlemler IEEE 754 kayan noktalı sayı formatında tanımlanmıştır.
💡
Sonuç & Katkı:Elde edilen sonuçlar önerilen yaklaşımın YSA eğitimini başarı ile gerçeklediğini göstermiştir.
🔬Tür:Modelleme & Sayısal Simülasyon
📍Kapsam:Genişletilmiş Akademik Örneklem
⚙️Değişkenler:YSA eğitimi · PSO · FPGA

Özet

Bu çalışmada YSAnın doğasına uygun olarak paralel işlemlerle, FPGA üzerinde, YSA eğitimi için yeni bir yaklaşım sunulmuştur. Eğitim türev bilgisine ihtiyaç duymaksızın, rastgele arama algoritması olan parçacık sürü optimizasyonu (PSO) kullanılarak FPGA üzerinde gerçeklenmiştir. FPGA’de ilgili tüm parametre değerleri ve işlemler IEEE 754 kayan noktalı sayı formatında tanımlanmıştır. Önerilen yaklaşım örnek bir YSA mimarisi baz alınarak VHDL dilinde kodlanıp Altera EP2C35F672C6 FPGA’sı üzerinde gerçeklenmiştir. Elde edilen sonuçlar önerilen yaklaşımın YSA eğitimini başarı ile gerçeklediğini göstermiştir.

Abstract

In this study, a new ANN training approximation on FPGA is presented using parallel processes according to the natureof ANN. Training is implemented on FPGA using particle swarm optimization (PSO) stochastic search algorithm which does notneed any derivative information. All related parameter values and processes are defined with IEEE 754 floating point numbersformat. Proposed approach has been realized on Altera EP2C35F672C6 FPGA based on a sample ANN architecture using VHDLlanguage. Obtained results show that proposed approach has successfully achieved ANN training

🔖

Bu Makaleye Atıf Yap

ÇAVUŞLU, M. A., KARAKUZU, C., ŞAHİN, S. (2010). Parçacık Sürü Optimizasyonu Algoritması ile Yapay Sinir Ağı Eğitiminin FPGA Üzerinde Donanımsal Gerçeklenmesi. Politeknik Dergisi, Cilt: 13 - Sayı: 2, 83–92. https://ajindex.com/articles/307448