KaydedilenlerDerginizi ekleyin

Dergiler / Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi / 2012 / Cilt: 27 - Sayı: 1

FPGA TABANLI PROGRAMLANABİLİR GÖMÜLÜ SALDIRI TESPİT SİSTEMİNİN GERÇEKLEŞTİRİLMESİ

Taner TUNCER
Yetkin TATAR
Sayfa
0
Yayın Tarihi
2013-02-19
DOI
—
🏛️Bu makalenin bibliyografik verileri ve tam metin bağlantısı DergiPark üzerinden sağlanmıştır.
DergiPark Kaydı ↗
✨

Yapay Zeka Hızlı Bakış & Çıkarımlar

AI Insight
⚡ TL;DR(1 Cümlede Hızlı Çıkarım)

Bunun için üretici Altera firmasınınCyclone III EP3C40F484C7N FPGA (Field Programmable Gate Array-Alan Programlanabilir Kapı Dizileri)platformu kullanılmıştır.

📌 3 Maddede Bu Makale

🎯
Amaç & Hipotez:Bu makalede gerçek zamanda çalışan gömülü bir Saldırı Tespit Sistemi’nin (STS) tasarımı gerçekleştirilmiştir.Ağdan yakalanan paketlerin sınıflandırılabilmesi için kullanılan STS, programlanabilir (SOPC - System onProgrammable Chip) bir yapıda oluşturulmuştur.
📊
Temel Bulgular & Veri:STS’de kullanılan işlemcinin konfigüre ve kontrol ettiği 10/100Ethernet IP MAC Core donanımsal modülü, IEEE 802.3 standardındaki çerçevelerin ağdan yakalanması içinkullanılmıştır.
💡
Sonuç & Katkı:Bunun için üretici Altera firmasınınCyclone III EP3C40F484C7N FPGA (Field Programmable Gate Array-Alan Programlanabilir Kapı Dizileri)platformu kullanılmıştır.
🔬Tür:Araştırma Makalesi
📍Kapsam:Genişletilmiş Akademik Örneklem
⚙️Değişkenler:Saldırı Tespit Sistemi · Chip üzerinde programlanabilir sistem · 10/100Ethernet MAC Modül

Özet

Bu makalede gerçek zamanda çalışan gömülü bir Saldırı Tespit Sistemi’nin (STS) tasarımı gerçekleştirilmiştir.Ağdan yakalanan paketlerin sınıflandırılabilmesi için kullanılan STS, programlanabilir (SOPC - System onProgrammable Chip) bir yapıda oluşturulmuştur. STS’de kullanılan işlemcinin konfigüre ve kontrol ettiği 10/100Ethernet IP MAC Core donanımsal modülü, IEEE 802.3 standardındaki çerçevelerin ağdan yakalanması içinkullanılmıştır. Yakalanan her bir çerçeve gömülü STS’nin hafıza elemanlarına, çerçevelerden elde edilecekpaketlerin sınıflarının belirlenmesi için depolanmıştır. İşlemci çerçevelerden paketlerin, paket özetlerinin eldeedilmesi ve paket sınıfının belirlenmesi için programlanmıştır. Sistemin sınıflandırma sürecinde Yapay SinirAğları (YSA) kullanılmıştır. YSA’nın girişleri paketlerin başlık yapısından elde edilen IP numaraları, portnumaraları gibi özelliklerdir. Gerçekleştirilen gömülü STS, eğitim verileri ile eğitilmiş daha sonra gerçekzamanda paketlerin sınıflandırılması yapılarak paket sınıflarının tespit süreleri elde edilmiştir. STS’nin gerekdonanımsal gerekse yazılımsal olarak kolay ve esnek bir şekilde tasarlanıp modifiye edilebilme veprogramlanabilme özelliğini taşıması için FPGA ortamı tercih edilmiştir. Bunun için üretici Altera firmasınınCyclone III EP3C40F484C7N FPGA (Field Programmable Gate Array-Alan Programlanabilir Kapı Dizileri)platformu kullanılmıştır.

🔖

Bu Makaleye Atıf Yap

TUNCER, T., TATAR, Y. (2013). FPGA TABANLI PROGRAMLANABİLİR GÖMÜLÜ SALDIRI TESPİT SİSTEMİNİN GERÇEKLEŞTİRİLMESİ. Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi, Cilt: 27 - Sayı: 1, 0. https://ajindex.com/articles/20627

📄 Tam Metin PDF Okuyucu

📄

PDF görüntüleyici hazırlanıyor...

Kaynakça (13)

  1. El-Semary, A., Edmonds, J., Gonzalez, J., Papa, M., “A Framework for Hybrid Fuzzy Logic Intrusion Detection Systems”, The 2005 IEEE International Conference on Fuzzy Systems, Reno, Nevada, USA, 325-330,2005
  2. Hwang, K., Cai, M., Chen Y., Qin, M., “Hybrid Intrusion Detection With Weighted Signature Generation Over Anomalous Internet Episodes”, IEEE Transaction on Dependable and Secure Computing, Vol:4, No:1, 41-53, 2007.
  3. T.Tuncer, Y.Tatar, "Programmable Embedded System Design:A Study on Sniffer " 3rd International Conference Application of Information and Communication Technologies, Baku,Azerbaijan, 1-5, 2009.
  4. T. Tuncer, Y.Tatar, "FPGA Based Programmable Embedded Intrusion Detection System", 3rd International Conference on Security of Information and Networks, Taganrog, Russia, –248, 2010.
  5. Bidgoli, B.M., Analoi, M., Rezvani, M.H., Shahhoseini H.S., “Performance Evaluation of Decision Tree For Intrusion Detection Using Reduce Feature Spaces”, Trends in Intelligent System and Computer Engineering, LNCS 1876,, 273-284, 2008.
  6. Ohta, S., Kurebayashi, R., Kobayashi, K., “Minimizing False Positives of a Decision Tree Classifier for Intrusion Detection on the Internet”, Journal of Network and System Management, Vol:16,No:4, 399-419, 2008
  7. Owais, S., Snasel, V., Kromer, P., Abraham, A., “Survey: Using Genetic Algorithm Approach in Intrusion Detection System Techniques”, 7th Computer Information System and Industrial Management Applications, Ostrava, The Czech Republic, 300-307, 2008.
  8. Amor, N.B., Benferhat, S., Elouedi, Z., “Naïve Bayes vs Decision Trees in Intrusion Detection System”, Proceedings of The ACM Symposium on Applied Computing, Nicosia, 420-424, 2004.
  9. Shun, J., Malki, A.H., “Intrusion Detecting System Using Neural Networks“, Fourth International Conference on Natural Computation, Jinan, China, 242-246, 2008.
  10. Jahankhani, H., Hessami A.G., Hsu, F., Beqiri, E., “Neural Networks for Intrusion Detection System”, Communications in Computer and Information Science, LNCS 45, 156-165, 2009.
  11. Ali A.M., Zalim, H. A., Ceylan K.G., ”A Hybrid Intrusion Detection system Design for Computer Network Security”, Computer & Electrical Engineering, Vol:35, No:3, 517-526, 2009.
  12. Kang, D-H., Kim, B-K., Oh, J-T., Nam, T-Y., Jang, J-S., ”FPGA Based Intrusion Detection System Against Unknow and Know Attacks”, LNCS 4048, 801-806, 2009.
  13. Clark, C.R., Ulmer, C.D., Schimmel, D.E., “An FPGA-Based Network Intrusion Detection System on-chip Network Interface”, International Conference Compute