Yapay Zeka Hızlı Bakış & Çıkarımlar
AI InsightSistemin farklı konfigürasyonları alan ve frekans bakımından karşılaştırılmış ve sentetik test üzerinden başarım ölçümü yapılmıştır.
📌 3 Maddede Bu Makale
Özet
FPGA ile yapılan gömülü sistem uygulamalarında çeşitli işlemleri kolaylıkla yürütebilmek amacıyla işlemci çekirdeklerlerinden faydalanılmaktadır. Bu işlemci çekirdekleri FPGA yongasında fiziksel olarak yer alabileceği gibi, bir RTL tasarım kodu ile de FPGA üzerinde sentezlenebilir. FPGA yongasında gömülü olan işlemciler yüksek başarımla çalışabilir ancak özelleştirme seçenekleri kısıtlıdır. Buna karşın RTL tasarım kodu üzerinden FPGA üzerinde çalıştırılan işlemciler, gereksinimlere uygun olarak kolayca düzenlenebilir ve farklı amaçlar için yeniden yapılandırılabilir. Bu çalışmada, Verilog donanım tanımlama dili kullanılarak FPGA uygulamalarında kullanılmak üzere vektör hızlandırıcı yapısına sahip RV32IMB_Zicond mimarili bir RISC-V işlemci tasarımı geliştirilmiştir. Proje, parametreler üzerinden ihtiyaca uygun olarak yeniden yapılandırılabilmektedir. Tasarlanan sistemde, işlemci ve hızlandırıcı yapılarına ek olarak FPGA kaynaklarını kullanan bellek modülü ve Wishbone arayüzü ile uyumlu UART ve zamanlayıcı çevrebirimleri yer almaktadır. Çalışmada tasarlanan sistem, benzetim ortamında test edilmiş ve bir FPGA geliştirme kartı üzerinde çalıştırılmıştır. Sistemin farklı konfigürasyonları alan ve frekans bakımından karşılaştırılmış ve sentetik test üzerinden başarım ölçümü yapılmıştır.
Abstract
In FPGA embedded system applications, processor cores are essential for executing various operations efficiently. These cores can either be physically embedded within the FPGA chip or synthesized using an RTL design. Embedded processors offer high performance but limited customization, whereas synthesized processors provide flexibility and reconfigurability for different applications. This study presents a RISC-V processor design with a vector accelerator structure and an RV32IMB_Zicond architecture, developed using the Verilog hardware description language for FPGA applications. The design is highly parameterized, allowing reconfiguration to meet specific requirements. In addition to the processor and accelerator structures, the system integrates a memory module leveraging FPGA resources, as well as UART and timer peripherals compatible with the Wishbone interface. The system was tested in a simulation environment and implemented on an FPGA development board. Different configurations were evaluated in terms of area, operating frequency, and performance, using synthetic benchmark.