KaydedilenlerDerginizi ekleyin

Dergiler / Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi / 2026 / Cilt: 27 Sayı: 1

FPGA TABANLI PROGRAMLANABİLİR GÖMÜLÜ SALDIRI TESPİT SİSTEMİNİN GERÇEKLEŞTİRİLMESİ

Taner Tuncer
Yetkin Tatar
Sayfa
—
Yayın Tarihi
2013-02-19
DOI
—
🏛️Bu makalenin bibliyografik verileri ve tam metin bağlantısı DergiPark üzerinden sağlanmıştır.
DergiPark Kaydı ↗
✨

Yapay Zeka Hızlı Bakış & Çıkarımlar

AI Insight
⚡ TL;DR(1 Cümlede Hızlı Çıkarım)

Bunun için üretici Altera firmasınınCyclone III EP3C40F484C7N FPGA (Field Programmable Gate Array-Alan Programlanabilir Kapı Dizileri)platformu kullanılmıştır.

📌 3 Maddede Bu Makale

🎯
Amaç & Hipotez:Bu makalede gerçek zamanda çalışan gömülü bir Saldırı Tespit Sistemi’nin (STS) tasarımı gerçekleştirilmiştir.Ağdan yakalanan paketlerin sınıflandırılabilmesi için kullanılan STS, programlanabilir (SOPC - System onProgrammable Chip) bir yapıda oluşturulmuştur.
📊
Temel Bulgular & Veri:STS’de kullanılan işlemcinin konfigüre ve kontrol ettiği 10/100Ethernet IP MAC Core donanımsal modülü, IEEE 802.3 standardındaki çerçevelerin ağdan yakalanması içinkullanılmıştır.
💡
Sonuç & Katkı:Bunun için üretici Altera firmasınınCyclone III EP3C40F484C7N FPGA (Field Programmable Gate Array-Alan Programlanabilir Kapı Dizileri)platformu kullanılmıştır.
🔬Tür:Makale
📍Kapsam:Genişletilmiş Akademik Örneklem
⚙️Değişkenler:Saldırı Tespit Sistemi · Chip üzerinde programlanabilir sistem · 10/100Ethernet MAC Modül

Özet

Bu makalede gerçek zamanda çalışan gömülü bir Saldırı Tespit Sistemi’nin (STS) tasarımı gerçekleştirilmiştir.Ağdan yakalanan paketlerin sınıflandırılabilmesi için kullanılan STS, programlanabilir (SOPC - System onProgrammable Chip) bir yapıda oluşturulmuştur. STS’de kullanılan işlemcinin konfigüre ve kontrol ettiği 10/100Ethernet IP MAC Core donanımsal modülü, IEEE 802.3 standardındaki çerçevelerin ağdan yakalanması içinkullanılmıştır. Yakalanan her bir çerçeve gömülü STS’nin hafıza elemanlarına, çerçevelerden elde edilecekpaketlerin sınıflarının belirlenmesi için depolanmıştır. İşlemci çerçevelerden paketlerin, paket özetlerinin eldeedilmesi ve paket sınıfının belirlenmesi için programlanmıştır. Sistemin sınıflandırma sürecinde Yapay SinirAğları (YSA) kullanılmıştır. YSA’nın girişleri paketlerin başlık yapısından elde edilen IP numaraları, portnumaraları gibi özelliklerdir. Gerçekleştirilen gömülü STS, eğitim verileri ile eğitilmiş daha sonra gerçekzamanda paketlerin sınıflandırılması yapılarak paket sınıflarının tespit süreleri elde edilmiştir. STS’nin gerekdonanımsal gerekse yazılımsal olarak kolay ve esnek bir şekilde tasarlanıp modifiye edilebilme veprogramlanabilme özelliğini taşıması için FPGA ortamı tercih edilmiştir. Bunun için üretici Altera firmasınınCyclone III EP3C40F484C7N FPGA (Field Programmable Gate Array-Alan Programlanabilir Kapı Dizileri)platformu kullanılmıştır.

🔖

Bu Makaleye Atıf Yap

Tuncer, T., Tatar, Y. (2013). FPGA TABANLI PROGRAMLANABİLİR GÖMÜLÜ SALDIRI TESPİT SİSTEMİNİN GERÇEKLEŞTİRİLMESİ. Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi, Cilt: 27 Sayı: 1. https://ajindex.com/articles/1078456

📄 Tam Metin PDF Okuyucu

📄

PDF görüntüleyici hazırlanıyor...

Kaynakça (100)

  1. El-Semary, A., Edmonds, J., Gonzalez, J., Papa,
  2. M., “A Framework for Hybrid Fuzzy Logic
  3. Intrusion Detection Systems”, The 2005 IEEE
  4. International Conference on Fuzzy Systems,
  5. Reno, Nevada, USA, 325-330,2005
  6. Hwang, K., Cai, M., Chen Y., Qin, M., “Hybrid
  7. Intrusion Detection With Weighted Signature
  8. Generation Over Anomalous Internet Episodes”,
  9. IEEE Transaction on Dependable and Secure
  10. Computing, Vol:4, No:1, 41-53, 2007.
  11. T.Tuncer, Y.Tatar, "Programmable Embedded
  12. System Design:A Study on Sniffer " 3rd
  13. International Conference Application of
  14. Information and Communication Technologies,
  15. Baku,Azerbaijan, 1-5, 2009.
  16. T. Tuncer, Y.Tatar, "FPGA Based Programmable
  17. Embedded Intrusion Detection System", 3rd
  18. International Conference on Security of
  19. Information and Networks, Taganrog, Russia,
  20. 248, 2010.
  21. Bidgoli, B.M., Analoi, M., Rezvani, M.H.,
  22. Shahhoseini H.S., “Performance Evaluation of
  23. Decision Tree For Intrusion Detection Using
  24. Reduce Feature Spaces”, Trends in Intelligent
  25. System and Computer Engineering, LNCS 1876,, 273-284, 2008.
  26. Ohta, S., Kurebayashi, R., Kobayashi, K.,
  27. “Minimizing False Positives of a Decision Tree
  28. Classifier for Intrusion Detection on the Internet”, Journal of Network and System Management,
  29. Vol:16,No:4, 399-419, 2008
  30. Owais, S., Snasel, V., Kromer, P., Abraham, A.,
  31. “Survey: Using Genetic Algorithm Approach in
  32. Intrusion Detection System Techniques”, 7th
  33. Computer Information System and Industrial
  34. Management Applications, Ostrava, The Czech
  35. Republic, 300-307, 2008.
  36. Amor, N.B., Benferhat, S., Elouedi, Z., “Naïve
  37. Bayes vs Decision Trees in Intrusion Detection
  38. System”, Proceedings of The ACM Symposium
  39. on Applied Computing, Nicosia, 420-424, 2004.
  40. Shun, J., Malki, A.H., “Intrusion Detecting
  41. System Using Neural Networks“, Fourth
  42. International Conference on Natural
  43. Computation, Jinan, China, 242-246, 2008.
  44. Jahankhani, H., Hessami A.G., Hsu, F., Beqiri,
  45. E., “Neural Networks for Intrusion Detection
  46. System”, Communications in Computer and
  47. Information Science, LNCS 45, 156-165, 2009.
  48. Ali A.M., Zalim, H. A., Ceylan K.G., ”A Hybrid
  49. Intrusion Detection system Design for Computer
  50. Network Security”, Computer & Electrical
  51. Engineering, Vol:35, No:3, 517-526, 2009.
  52. Kang, D-H., Kim, B-K., Oh, J-T., Nam, T-Y.,
  53. Jang, J-S., ”FPGA Based Intrusion Detection
  54. System Against Unknow and Know Attacks”,
  55. LNCS 4048, 801-806, 2009.
  56. Clark, C.R., Ulmer, C.D., Schimmel, D.E., “An
  57. FPGA-Based Network Intrusion Detection
  58. System on-chip Network Interface”, International
  59. Conference Computer Engineering & System,
  60. 273, 2006.
  61. Lee, J., Hwang, S.H., Park, N., Lee, S-W., Jun,
  62. S., Kim, Y.S., “A High Performance NIDS Using
  63. FPGA-Based Regular Expression Matching”,
  64. Symposium on Applied Computing, Seoul,
  65. Korea, 1187-1191, 2007.
  66. Weaver N., Paxson, V., Gonzalez, M.J., “The
  67. Shunt an FPGA-Based Accelerator for Network
  68. Intrusion Prevention”, Proceedings of the 2007
  69. ACM/SIGDA 15th International Symposium on
  70. Field Programmable Gate Arrays, Monterey,
  71. USA, 199-206, 2007.
  72. Jorge, B., Carlos T. C., “A Low-Cost Embedded
  73. IDS to Monitor and Prevent MAN-in-the-Middle
  74. Attacks on Wired LAN Environments”,
  75. International Conference on Emerging Security
  76. Information System and Technologies, Valencia,
  77. Spain,122-127,2007.
  78. Das, A., Nuguyen, D., Zambreno, J., Memik, G.,
  79. Choudhary, A., “An FPGA-Based Network
  80. Intrusion Detection Architecture”, IEEE
  81. Transaction on Information Forensics and
  82. Security, Vol:3, No:1, 118-132, 2008.
  83. Narayan, R., Hanbo, D., Memik, G., Choudhary,
  84. A., Zambreno, J., “An FPGA Implementation
  85. Decision Tree Classification”, Proceedings of the
  86. Conference on Design Automation and test in
  87. Europa Nice, France, 189-194, 2007.
  88. Tanenbaum, A.S., “Computer Networks”,
  89. Prentice Hall, New Jersey, 2003.
  90. Tuncer T., “Bilgisayar Ağları İçin Saldırı Tespit
  91. Sistemi Tasarımları ve FPGA Ortamında
  92. Gerçekleştirilmesi”, Doktora Tezi, Fırat
  93. Üniversitesi, Fen Bilimleri Enstitüsü, 2010.
  94. Morethanip, “10/100 Ethernet MAC Core for
  95. Avalon Reference Guide”, Germany, 2010.
  96. Altera Corporation, “Nios II Hardware
  97. Development Tutorial”, 2007.
  98. Khan, S., “Basic Input/Output Functions
  99. Morethanip”, Germany, 2005.
  100. Vol:16,No:4, 399-419, 2008